Infraestructura d’injecció de fallades per a Ethernet amb funcions específiques per a FTT

Author Andreu Adrover
Supervisor/s Alberto Ballesteros | Julián Proenza Arenas
In Universitat de les Illes Balears, 2015.


En la actualitat Ethernet és l’estàndard de comunicació per a xarxes locals més utilitzat en entorns domèstics i d’oficina, però no ha estat fins els darrers anys que s’ha començat a utilitzar en entorns industrials. Això es deu a que Ethernet no proporciona serveis que són necessaris en aquests entorns: predictibilitat, fiabilitat i adaptabilitat. El paradigma de comunicacions FTT és una solució que proporciona garanties de temps real i permet el canvi dinàmic de les característiques del tràfic. HaRTES és una implementació switched Ethernet d’FTT que defineix una arquitectura on un switch fet a mida gestiona les comunicacions dels nodes connectats. No obstant, HaRTES té una reduïda capacitat per tolerar les fallades que limita la seva fiabilitat.

El projecte d’investigació FT4FTT de la Universitat de les Illes Balears té com a objectiu dissenyar, avaluar, validar, implementar i verificar mecanismes de tolerància a fallades per a HaRTES. La fase de verificació ha de permetre comprovar que els mecanismes de tolerància a fallades estan dissenyats i implementats correctament i, a més, que combinats els uns amb els altres funcionen de manera correcta. Una de les tècniques més utilitzades per a la verificació i validació de mecanismes de tolerància a fallades és la injecció de fallades.

Aquest projecte de final de carrera consisteix en el disseny, implementació, verificació i validació d’una infraestructura d’injecció de fallades per a Ethernet que permetrà comprovar que els
mecanismes de tolerància a fallades desenvolupats dins del projecte FT4FTT funcionen correctament. Aquesta infraestructura permet provocar errors en les trames Ethernet que viatgin per qualsevol dels enllaços del switch, i en els missatges FTT que aquelles contenen. A més, permet monitoritzar, registrar, processar i analitzar el tràfic resultant, per tal de conèixer la resposta del sistema en front als errors provocats.

Presentation

RELATED PROJECTS

Uso de cookies

Este sitio web utiliza cookies para que usted tenga la mejor experiencia de usuario. Si continúa navegando está dando su consentimiento para la aceptación de las mencionadas cookies y la aceptación de nuestra política de cookies, pinche el enlace para mayor información.

ACEPTAR